Metall-Oxid-Halbleiter-Feldeffekttransistor

Definition und Bedeutung

Ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET, auch MOS-FET, selten MOST) ist eine Bauform eines Transistors und damit eine Art elektronisches Ventil. Er gehört zu den Feldeffekttransistoren mit isoliertem Gate (IGFET) beziehungsweise zu den Metall-Isolator-Halbleiter-Feldeffekttransistoren (MISFET).

MOSFETs bestehen grundsätzlich aus einer isolierten Gate-Elektrode, einem Halbleiter und einem dazwischenliegenden oxidischen Dielektrikum, also einem Isolierstoff. Das Gate steuert den Stromfluss zwischen Drain und Source über die Gate-Source-Spannung U_GS beziehungsweise das Gate-Potential. MOSFETs sind deshalb spannungsgesteuerte Bauelemente. Bipolare Transistoren arbeiten dagegen stromgesteuert: Ihr Strom hängt vom Strom in der Steuerelektrode ab.

MOSFETs mit Silizium als Halbleitermaterial sind aufgrund fertigungstechnischer Vorteile seit den 1970er Jahren der meistverwendete Transistortyp für analoge und digitale integrierte Schaltungen. Sie bilden unter anderem die Grundlage digitaler Logik-Gatter. Durch die Skalierung stieg die Packungsdichte um Größenordnungen. 2008 konnten bis zu 1,9 Milliarden Transistoren in einem einzelnen Prozessor verbaut werden; in 7-nm-Technik sind über 54 Milliarden Transistoren in einem Prozessor möglich, beispielsweise im Nvidia GA100 Ampere.

MOSFETs werden außerdem zum Schalten hoher Ströme oder Spannungen eingesetzt. Neben Silizium kommen unter anderem Galliumarsenid und organische Halbleiter zum Einsatz. Für besondere Anwendungen werden auch Siliziumcarbid (SiC) und Galliumnitrid (GaN) interessant, obwohl ihre Fertigungskosten derzeit beträchtlich höher liegen.

Aufbau, Typen und Kennzeichnung

Ein MOSFET besitzt mindestens drei Anschlüsse: G (Gate, Steuerelektrode), D (Drain, Abfluss) und S (Source, Quelle). Bei manchen Bauformen wird zusätzlich B (Bulk oder Substrat) herausgeführt. Meist ist das Substrat intern mit Source verbunden. Eine Änderung der Spannung am Bulk-Anschluss kann die Schwellenspannung beeinflussen, weil zusätzliche elektrische Felder auf den Kanal wirken.

Man unterscheidet n-Kanal-MOSFETs (NMOS) und p-Kanal-MOSFETs (PMOS). Werden beide Typen gemeinsam in einer Digitalschaltung verwendet, spricht man von CMOS. Beide Kanaltypen gibt es als:

• Verarmungstyp (depletion): selbstleitend, normal-an beziehungsweise normal leitend.
• Anreicherungstyp (enhancement): selbstsperrend, normal-aus beziehungsweise normal sperrend.

In der Praxis werden mit großer Mehrheit Anreicherungstypen eingesetzt. Beim n-Kanal-MOSFET bildet ein schwach p-dotiertes Siliziumsubstrat die Grundlage. Zwei stark n-dotierte Gebiete bilden Source und Drain. Zwischen ihnen liegt zunächst das p-dotierte Substrat, sodass kein leitender Kanal vorhanden ist. Eine dünne Isolierschicht, meist Siliziumdioxid, trennt die Gate-Elektrode vom Halbleiter.

Bei positiver Gate-Bulk-Spannung wandern Elektronen zur Grenzschicht. Zunächst entsteht eine Verarmungszone; ab der Schwellenspannung U_th sammeln sich genügend Elektronen an, sodass sich eine starke Inversion bildet. Das p-dotierte Gebiet nahe dem Oxid wird dadurch n-leitend. Der entstandene dünne Kanal verbindet Source und Drain.

Source ist der Anschluss, von dem die Majoritätsladungsträger im leitenden Zustand in Richtung Drain driften. Beim PMOS sind Löcher die Majoritätsladungsträger. Das Source-Potential φ_S ist größer und näher an U_DD, das Drain-Potential φ_D kleiner und näher an U_SS. Beim NMOS sind Elektronen die Majoritätsladungsträger; φ_S ist kleiner und näher an U_SS, während φ_D größer und näher an U_DD liegt.

Im deutschsprachigen Raum zeigen Schaltzeichen häufig alle vier Anschlüsse. Ein Pfeil zum Kanal kennzeichnet einen n-Kanal, ein Pfeil vom Kanal weg einen p-Kanal. Eine gestrichelte Kanallinie steht für den Anreicherungstyp, eine durchgängige für den Verarmungstyp. Internationale Symbole lassen den üblicherweise mit Source verbundenen Bulk-Anschluss teilweise weg.

Kennlinien und Betriebsbereiche

Das Kennlinienfeld beschreibt den Zusammenhang zwischen Drainstrom I_D beziehungsweise I_DS und Drain-Source-Spannung U_DS in Abhängigkeit von der Gate-Source-Spannung U_GS. Die Spannungen sind definiert als U_DS = φ_D − φ_S, U_GS = φ_Gate − φ_S und U_SB = φ_S − φ_Bulk. U_DD bezeichnet die positive, U_SS die negative Versorgungsspannung.

Die Schwellenspannung U_th hängt stark von der Prozesstechnik sowie von den Dotierungen von Source, Drain und Kanalgebiet ab:

• U_th < 0 V gilt für NMOS-Verarmungstypen und PMOS-Anreicherungstypen.
• U_th > 0 V gilt für NMOS-Anreicherungstypen und PMOS-Verarmungstypen; typisch sind 1 V bis 3 V.

Sie hängt außerdem von der Temperatur ab. In erster Ordnung gilt:

U_th(T) = U_th0 + α · (T − T_0)

Dabei ist α der Temperaturkoeffizient, T die Temperatur und T_0 die Stütztemperatur.

Im Sperrbereich liegt U_GS unterhalb von U_th. Für U_GS < U_th gilt:

I_DS = I_0 · exp((U_GS − U_th)/(U_T · n)) = I_0 · 10^((U_GS − U_th)/S)

Dabei ist I_0 = I_DS(U_GS = U_th) der Schwellenspannungsstrom, S = U_T · ln 10 · n die Unterschwellensteilheit, U_T = k_B · T/q die Temperaturspannung, k_B die Boltzmannkonstante, q die Ladung der beteiligten Ladungsträger und n = 1 + C_D/C_Dielektrikum der Emissionsfaktor. C_D ist die Verarmungskapazität. Der Leckstrom eines Anreicherungs-MOSFETs entspricht I_leakage = I_DS0(U_GS = 0 V).

Im Triodenbereich liegt U_GS über der Schwellenspannung, sodass ein durchgehender Kanal entsteht. Für U_GS ≥ U_th und (U_GS − U_th) > U_DS gilt:

I_DS = K_n/p · ((U_GS − U_th) · U_DS − U_DS²/2)

Der lineare oder ohmsche Bereich ist der Teil nahe U_DS ≈ 0, in dem die Kennlinie nahezu durch den Ursprung verläuft. Der Triodenbereich endet bei U_DS,sat = U_GS − U_th.

Im Sättigungsbereich verläuft die Kennlinie näherungsweise parallel zur U_DS-Achse. Eine Erhöhung von U_DS steigert den Strom nur wenig; U_GS steuert den Drainstrom dagegen direkt, sodass der MOSFET wie eine spannungsgesteuerte Stromquelle wirkt. Für U_GS ≥ U_th und U_DS ≥ U_DS,sat gilt:

I_DS = (K_n/p / 2) · (U_GS − U_th)².

Für NMOS gilt K_n = + μ_n · C′_Dielektrikum · W_n/L_n, für PMOS K_p = − μ_p · C′_Dielektrikum · W_p/L_p. μ_n und μ_p sind die Ladungsträgerbeweglichkeiten, C′_Dielektrikum = ε_Dielektrikum/d_Dielektrikum = C_Dielektrikum/(W · L) ist die flächenspezifische Gate-Kapazität, W und L sind Gateweite und Gatelänge, d_Dielektrikum die Dicke und ε_i die Permittivität des jeweiligen Materials.

Kennlinieneffekte, Schalten und Inversdiode

Bei einer Source-Bulk-Spannung U_SB tritt der Body-Effekt auf. Mit wachsendem U_SB steigt die Schwellenspannung:

U_th(U_SB) = U_th0 + γ · (√(2 · φ_S + U_SB) − √(2 · φ_S))

Dabei ist γ = √(2 · ε_Substrat · q · N)/C′_Dielektrikum der Substrateffekt-Parameter. Das Oberflächenpotential bei starker Inversion lautet φ_S = U_T · ln(N_Substrat/n_i). N ist die Dotierungskonzentration des Substrats beziehungsweise der n- oder p-Wanne; typische Werte liegen bei 10^13 bis 10^17 cm^−3. n_i ist die Eigenleitkonzentration, beispielsweise 10^10 cm^−3 für Silizium bei Raumtemperatur.

Die Kanallängenmodulation tritt im Sättigungsbereich auf und ähnelt in ihrer Wirkung dem Early-Effekt bipolarer Transistoren. Der Kanal erreicht das Drain nicht mehr; die kanallose Zone heißt Pinch-Off-Region. Der Drainstrom steigt in der Ausgangskennlinie bei zunehmendem U_DS dennoch an. Spürbare Auswirkungen treten bei Strukturgrößen L < 1 µm auf. Näherungsweise gilt:

I_DS = I_DS0 · (1 + λ · (U_DS − U_DS,sat)),

wobei I_DS0 = (K_n/p/2) · (U_GS − U_th)² und λ der Kanallängenmodulationsparameter ist. Bei kurzen Kanälen verändert außerdem der „Threshold-Voltage-roll-off“-Effekt die Schwellenspannung. Sie hängt dann von der Kanallänge L ab:

U_th(L) = U_th0 + [−q · N_Kanal · r/(C′_Dielektrikum · L)] · (√(1 + 2w_D/r) − 1)

mit w_D = √{[2ε_Substrat/(qN_Substrat)] · (2φ_S + U_SB)} als Breite der Raumladungszone am Drain.

Beim Schalten bestimmen parasitäre Kapazitäten das zeitliche Verhalten. Besonders wichtig ist die Miller-Kapazität C_DG zwischen Gate und Drain. Für das Modell gelten C_GS, C_DS und C_DG; in Datenblättern stehen meist C_iss, C_oss und C_rss. Die Umrechnung lautet: C_iss = C_GS + C_DG, C_oss = C_DG + C_DS und C_rss = C_DG.

Der Einschaltvorgang umfasst drei Abschnitte: Zuerst wird die Gate-Source-Kapazität bis zur Schwellenspannung geladen. Danach wird die Miller-Kapazität entladen; U_GS bildet dabei ein Miller-Plateau, während U_DS fällt. Schließlich wird die Gate-Source-Kapazität weiter geladen, bis der Transistor vollständig durchschaltet und R_DSon minimal ist. Während der Miller-Phase gilt näherungsweise I_G ≈ (dU/dt) · C_DG. Das Ausschalten verläuft umgekehrt, dauert aber immer etwas länger als das Einschalten.

Durch die interne Verbindung von Bulk und Source entsteht eine parallel zum Transistor liegende p-n-Diode, die Inversdiode oder Body-Diode. Sie wird leitend, wenn Source und Drain ihre Potentialrollen vertauschen. Ein MOSFET kann als regelbarer Widerstand nur in Sperrrichtung dieser Diode eingesetzt werden. In Brückenschaltungen kann ihr Stromfluss erwünscht sein; bei hoher Schaltfrequenz begrenzen jedoch ihre lange Sperr-Erholzeit und hohe Flussspannung das Verhalten. Dann kann eine schnelle Schottkydiode parallel geschaltet werden. Bei FREDFETs besitzt die Inversdiode ein verbessertes Schaltverhalten.

Varianten und technische Entwicklung

Zur Beherrschung von Miniaturisierung und Kurzkanaleffekten wurden verschiedene planare MOSFET-Varianten entwickelt. Beispiele sind LDD-MOSFETs mit lightly doped drain, Transistoren mit Halo-Implantaten oder gestrecktem Silizium sowie HKMG-Transistoren. Eine einheitliche Klassifikation ist nicht möglich, weil häufig mehrere Verbesserungen gleichzeitig eingesetzt werden.

Laterale Bauformen liegen parallel zur Oberfläche und werden vorwiegend in der Nachrichtentechnik eingesetzt; vertikale Bauformen finden sich überwiegend in der Leistungselektronik. Ihr Vorteil ist die höhere mögliche Sperrspannung.

Der Drain-erweiterte MOSFET (DE-MOSFET oder DEMOSFET) ist mit der CMOS-Planartechnik kompatibel. Zwischen Drain und dem entgegengesetzt dotierten Gebiet unter dem Gate liegt eine schwächer dotierte Driftzone. Ein großer Teil der Source-Drain-Spannung fällt über dieser Zone ab, wodurch die Spannung unter dem Gate geringer bleibt. DEMOSFETs gibt es als p-Kanal- und n-Kanal-Typ. Sie werden unter anderem in Analog- und Power-Management-Schaltungen verwendet. Typische Spannungen liegen bei 130-nm- und 180-nm-Prozessen im Bereich von 20 bis 40 V, gegebenenfalls höher; bei kleineren Technologieknoten sinkt dieser Wert deutlich.

Der laterale doppelt-diffundierte MOSFET (LDMOS-FET) dient zum Schalten höherer Spannungen. Sein selbstjustierender p-leitender Kanal liegt in einer n-dotierten Wanne eines p-dotierten Siliziumsubstrats. Er entsteht durch unterschiedlich weit diffundierende Bor- und Arsen-Implantationen. Maßnahmen wie die Verbindung von Back-Gate und Source, vergrabene n+-Schichten, tiefere Drain-Gebiete, dickere Nichtleiterschichten, Feldplatten oder ein leitfähigerer Driftbereich verändern Eigenschaften wie Flächeneffizienz, Durchbruchsspannung und Einschaltwiderstand R_ON. LDMOS-Komponenten werden unter anderem in integrierten Leistungsverstärkern von 100 MHz bis 3 GHz, etwa in Mobilfunkstationen, sowie in High-Side-, Low-Side- und Brückentreibern eingesetzt. Typisch sind 20 bis 100 V; gegenüber lateralen DEMOS-Transistoren können höhere Ströme geschaltet werden.

FinFETs sind nicht-planare MOSFETs, deren Kanal an einem dünnen Siliziumgrat (fin) liegt. Der Kanal kann sich an mehreren Seiten befinden; deshalb werden auch Dual-Gate- und Tri-Gate-MOSFETs als FinFET bezeichnet. Größere Kanalbereiche, kurze Schaltzeiten, kleinere Leckströme und eine höhere Integrationsdichte sind mögliche Vorteile. Intel setzte FinFETs ab 2012 erstmals in der 22-nm-Technologie Ivy Bridge in der Massenproduktion ein. TSMC bot ab 2014 einen 16-nm-FinFET-Prozess an und plante ab 2022 die 3-nm-Volumenfertigung.

Vor- und Nachteile, Leckströme und Handhabung

Ein Nachteil der MOSFET-Technik ist die geringe Oberflächenbeweglichkeit der Ladungsträger im Kanal. Elektronen sind beweglicher als Löcher, weshalb n-Kanal-MOSFETs bessere Eigenschaften als p-Kanal-Typen besitzen. Kleinere Strukturen erhöhen die Schaltgeschwindigkeit; feine Wabenstrukturen ermöglichen auch schnelle MOSFETs für große Ströme. Wegen des einfachen CMOS-Herstellungsprozesses und der lateralen Struktur eignen sich MOSFETs besonders für integrierte Schaltungen und Taktfrequenzen oberhalb von 1 GHz.

Im statischen Betrieb fließt über das isolierte Gate so gut wie kein Strom. Zum Umladen der Gate-Kapazität sind jedoch teilweise erhebliche Lade- und Entladeströme erforderlich. Zusammen mit Gate-Leckströmen tragen sie zur Leistungsaufnahme moderner integrierter Schaltungen bei. Weitere unerwünschte Ströme sind subthreshold leakage, junction leakage und Gate-Oxid-Leckstrom. Bei Gatelängen unter 100 nm waren Leckströme in konventioneller CMOS-Technik ein Hauptproblem; Mitte der 2000er Jahre konnten sie bei High-End-Prozessoren bis zur Hälfte des Gesamtenergieverbrauchs verursachen. High-k+Metal-Gate-Technik, beispielsweise mit dotiertem Hafniumoxid, dient zur Verringerung dieser Leckströme.

Leistungs-MOSFETs bieten kurze Schaltzeiten und geringe Schaltverluste und sind Bipolartransistoren und IGBTs in diesen Punkten überlegen. Ihre Sperrspannungen sind jedoch geringer. Die Drain-Source-Strecke besitzt eine reine Widerstandscharakteristik. Leistungs-MOSFETs auf Siliziumbasis werden vorteilhaft bis 800 V und bei Strömen bis zu mehreren hundert Ampere eingesetzt, etwa in Schaltnetzteilen, Synchrongleichrichtern, getakteten Reglern und starken Hochfrequenzsendern bis in den UKW-Bereich. Durch Reihenschaltung sind Sonderanwendungen mit Schaltzeiten von einigen Nanosekunden bei mehreren Kilovolt möglich. Der positive Temperaturkoeffizient des Kanalwiderstands erleichtert bei reinen Schaltanwendungen die Parallelschaltung mehrerer MOSFETs, weil ein heißer werdender Transistor seinen Widerstand erhöht und dadurch weniger Strom übernimmt.

Die hochohmige Gate-Isolierung macht MOSFETs empfindlich gegenüber elektrostatischen Entladungen (ESD). Ein Durchbruch der Gate-Isolierschicht kann den Transistor zerstören. Leistungs-MOSFETs sind wegen ihrer meist im Nanofaradbereich liegenden Gatekapazität häufig ausreichend geschützt; Kleinleistungs-Feldeffekttransistoren und integrierte Schaltungen besitzen meist zusätzliche Schutzdioden, Widerstände oder Halbleiterstrukturen. Trotzdem müssen ESD-Vorsichtsmaßnahmen und die Herstellerangaben beachtet werden.