NAND-Gatter – einfach erklärt

Grundfunktion und Wahrheitstabelle

Ein NAND-Gatter ist ein Logikgatter mit zwei oder mehr Eingängen A, B, … und einem Ausgang Y. Es verknüpft die Eingänge durch „NICHT UND“: Nur wenn alle Eingänge den Wert 1 haben, ist der Ausgang 0. Sobald mindestens ein Eingang 0 ist, liefert das Gatter am Ausgang 1.

Für zwei Eingänge gilt: Y = ¬(A ∧ B), auch geschrieben als Y = A NAND B. Die Wahrheitstabelle lautet: A = 0, B = 0 ergibt Y = 1; A = 0, B = 1 ergibt Y = 1; A = 1, B = 0 ergibt Y = 1; A = 1, B = 1 ergibt Y = 0. Eine weitere Schreibweise ist Y = A | B; sie entspricht dem Shefferschen Strich. Auch Y = A ↑ B wird verwendet.

NAND als vollständiger Baustein

NAND-Gatter sind in der Digitaltechnik Standardbausteine, weil sich ausschließlich aus ihnen alle logischen Verknüpfungen und damit auch komplexere Schaltungen wie Addierer oder Multiplexer aufbauen lassen. Ein Logiksystem mit dieser Eigenschaft heißt vollständig.

Wichtige Umsetzungen mit NAND sind:

Negation: NOT x = x NAND x.
Konjunktion: x AND y = (x NAND y) NAND (x NAND y).
Disjunktion: x OR y = (x NAND x) NAND (y NAND y).
Nicht-Oder: x NOR y = ((x NAND x) NAND (y NAND y)) NAND ((x NAND x) NAND (y NAND y)).
Kontravalenz: x XOR y = (x NAND (y NAND y)) NAND ((x NAND x) NAND y). Eine gleichwertige Darstellung ist ((x NAND y) NAND y) NAND ((x NAND y) NAND x).
Äquivalenz: x XNOR y = (x NAND y) NAND ((x NAND x) NAND (y NAND y)).
Implikation: x ⇒ y = x NAND (y NAND y); für x ⇐ y gilt (x NAND x) NAND y.
Tautologie: verum = (x NAND x) NAND x.
Kontradiktion: falsum = ((x NAND x) NAND x) NAND ((x NAND x) NAND x).

Ein Beispiel ist ein 4-Bit-Addierer, der ausschließlich aus NAND-Gattern aufgebaut werden kann. Sein Grundbaustein addiert die Zustände an den Eingängen A, B und C zu einer zweistelligen Dualzahl.

Schaltungstechnische Realisierung

Ein NAND-Gatter kann mit zwei oder mehr in Reihe geschalteten Schaltern beziehungsweise Transistoren realisiert werden. Sind alle Transistoren eingeschaltet, verbinden sie den Ausgang Q mit Masse; Q wird damit logisch 0. Ist mindestens einer ausgeschaltet, ist diese Masseverbindung unterbrochen und Q liegt auf Pluspotential, also logisch 1.

Der TTL-Standardbaustein 7400 ist ein bekannter Digital-IC mit vier NAND-Gattern. In der Transistor-Transistor-Logik (TTL) wird am Eingang ein einzelner Transistor mit mehreren Emittern verwendet, ein Multiemitter-Transistor. Die ältere Diode-Transistor-Logik (DTL) nutzt für die Eingangsverknüpfung stattdessen mehrere Eingangsdioden.

In NMOS-Logik lässt sich ein NAND-Gatter mit drei gleichwertigen n-Kanal-MOS-Feldeffekttransistoren (n-MOSFETs) und geringerer Chipfläche aufbauen. In CMOS-Logik erfüllt eine Schaltung mit vier MOSFETs dieselbe Funktion bei geringerer Leistung: Bei High-Potential an A und B leiten T3 und T4, während T1 und T2 sperren; am Ausgang Y liegt dann Low-Potential. In allen anderen Eingangszuständen leitet T1 und/oder T2, gleichzeitig sperrt T3 und/oder T4, und Y liegt auf High-Potential.

CMOS-NAND-Gatter sind effizienter als CMOS-NOR-Gatter. Ursache ist die schnellere Ladungsbeweglichkeit in n-MOSFETs gegenüber p-MOSFETs: Die Parallelschaltung von zwei p-MOSFETs im NAND-Gatter ist günstiger als deren Serienschaltung im NOR-Gatter. Deshalb werden NAND-Gatter in CMOS-Schaltkreisen generell gegenüber NOR-Gattern bevorzugt.