Static random-access memory

Grundprinzip und Eigenschaften

Static random-access memory (SRAM, deutsch: statisches RAM) ist ein elektronischer, flüchtiger Speicherbaustein. Wie beim dynamischen RAM (DRAM) gehen gespeicherte Informationen verloren, wenn die Betriebsspannung abgeschaltet wird. Solange Spannung anliegt, hält SRAM seine Daten jedoch ohne periodisches Auffrischen (Refresh). DRAM muss dagegen kontinuierlich aktualisiert werden.

SRAM speichert jedes Bit mit einer bistabilen Kippstufe, einem Flipflop mit zwei stabilen Zuständen für 0 und 1, statt mit Kondensatoren. Dadurch sind Zugriffe schnell und die Latenzzeit, also die Wartezeit bis Daten verfügbar sind, gering. Da keine Aktualisierungszyklen nötig sind, bleibt die Dateninformation während des Betriebs erhalten. SRAM gilt außerdem als strahlungsbeständiger und erzeugt weniger Wärme.

Nachteile sind Kosten und benötigte Chipfläche: SRAM ist teurer als DRAM und erreicht auf einem Chip geringere Kapazitäten. Außerdem benötigt SRAM im Vergleich zu DRAM mehr Energie und führt daher grundsätzlich zu höherem Stromverbrauch. Im statischen Haltezustand ist der Leistungsbedarf einer Zelle allerdings sehr klein. Moderne SRAMs können mit Power Gating und dynamischer Spannungsskalierung energieeffizienter als frühere Modelle sein. Besonders geeignet ist SRAM dort, wo hohe Zugriffsgeschwindigkeit, Reaktionsfähigkeit, geringe Latenz und Datenintegrität wichtiger sind als Energieeffizienz und hohe Speicherdichte.

Speicherzelle und Aufbau

Heutige SRAMs werden meist als 6-Transistor-Zelle (6T-SRAM-Zelle) in CMOS-Technik hergestellt. Vier Transistoren bilden zwei gegeneinander geschaltete Inverter und speichern das Bit. Die beiden stabilen Zustände dieser Kippstufe entsprechen 0 und 1. Zwei zusätzliche Zugriffstransistoren verbinden die Zelle bei Bedarf mit den Auswahlleitungen und steuern damit Lesen und Schreiben.

Die frühere 4T-SRAM-Zelle verwendete Widerstände als Lastelemente; dieses Design wird nicht mehr eingesetzt. In der 6T-Zelle übernehmen p-Kanal-MOS-Transistoren die Rolle der Lastwiderstände. Wegen des aufwendigeren Aufbaus benötigt eine SRAM-Zelle gegenüber einer DRAM-Zelle deutlich mehr Chipfläche, über 140 F².

Daneben existieren 5T-, 7T-, 8T-, 9T-, 10T- und 12T-SRAM-Zellen. Diese Bezeichnungen stehen nicht jeweils für ein festes Design. Zusätzliche Transistoren können etwa einen separaten Leseport ermöglichen oder Leckströme, Leistungsaufnahme beim Schreiben und Stabilität verbessern.

Halten, Lesen und Schreiben

Eine SRAM-Zelle hat drei Zustände: Standby, Lesezugriff und Schreibzugriff. Im Standby ist die Wordline, die Auswahlleitung einer Speicherzeile, nicht geschaltet. Die Zugriffstransistoren trennen dann die Zelle von den Bitlines. Die gegenverschalteten Inverter M1–M4 verstärken ihren bestehenden Zustand gegenseitig, solange Betriebsspannung vorhanden ist.

Beim Lesen wird beispielhaft angenommen, dass Q logisch 1 ist. Zuerst werden beide Bitlines auf die Hälfte der Betriebsspannung geladen. Danach wird die Wordline geschaltet und beide Zugriffstransistoren leiten. Die Werte von Q und Q werden auf die Bitlines übertragen: BL bleibt aufgeladen, während BL über M1 und M5 auf logisch 0 entladen wird. M1 ist dabei aktiv, weil Q logisch 1 ist. BL wird durch M4 und M6 über die Versorgungsspannung auf logisch 1 geladen. War vorher 0 gespeichert, verläuft das Verhalten umgekehrt. Ein Leseverstärker wertet den Unterschied zwischen BL und BL aus.

Beim Schreiben liegt der gewünschte Wert auf den Bitlines. Um 0 zu schreiben, wird BL auf 0 und BL auf 1 gesetzt; für 1 werden diese Werte vertauscht. Nach dem Schalten der Wordline wird der Wert in die Zelle übernommen. Die Bitlines müssen relativ stark sein, damit sie die relativ schwachen Transistoren der Inverter überschreiben können. Deshalb ist eine passende Größenauslegung der Transistoren bei der Herstellung erforderlich.

Varianten und Schnittstellen

Der gebräuchlichste Typ ist binärer SRAM: Eine Zelle speichert ein Bit in einem von zwei Zuständen. Ternärer SRAM speichert drei Zustände pro Zelle und soll dadurch höhere Datendichte sowie effizientere Lese- und Schreibvorgänge bieten.

SRAM ist synchron oder asynchron erhältlich. Synchroner SRAM arbeitet abgestimmt auf die Systemuhr und eignet sich für digitale Hochgeschwindigkeitssignalverarbeitung und Anwendungen, bei denen Datentaktung und Systemuhr genau koordiniert werden müssen. Asynchroner SRAM arbeitet ohne diese Synchronisierung und eignet sich für Hochgeschwindigkeitsanwendungen. Quad-Data-Rate-SRAM ist eine synchrone Variante, die Datenzugriffe mit steigender und fallender Flanke des Systemtaktsignals synchronisiert.

Diskrete SRAM-Bausteine für den direkten Anschluss an Mikrocontroller besitzen meist parallele asynchrone Busschnittstellen. Sie benötigen kein Taktsignal; ihre Zugriffszeit liegt je nach Laufzeit bei 5 ns bis knapp 100 ns. Synchrone SRAMs erreichen meist einen höheren Durchsatz, weil eine Pipeline Adressen und Daten zeitlich definiert versetzen kann. Das beschleunigt besonders sequenzielle Speicherzugriffe. ZBT-SRAMs (zero-bus-turnaround SRAM) sind synchrone SRAMs für schnelle Grafikspeicher. Für DDR- und „Quad“-Speicher übertragen passende SRAMs mehr Daten auf beiden Taktflanken; erreicht werden bis zu 144 Mibit in der Organisation 8 Mi×18 bei 1066 MHz.

Typische Anwendungen

Wegen seiner Kosten und Größe wird SRAM normalerweise nicht als Hauptspeicher eines Computers eingesetzt; DRAM bietet höhere Datendichten zu geringeren Kosten. Seine wichtigste Verwendung ist schneller Speicher mit vergleichsweise kleiner Kapazität, insbesondere Prozessor-Caches und Hochgeschwindigkeitsregister. Auch auf digitalen oder Mixed-Signal-ICs wie FPGAs dient SRAM als lokaler Speicher auf dem Chip.

Weitere Anwendungen sind Puffercaches in Festplattenlaufwerken, Bauteile von Digital-Analog-Umsetzern auf Video- oder Grafikkarten sowie Speicher in Druckern, Flüssigkristallanzeigen, Routern und Switches. SRAM-Chips werden außerdem in Mobiltelefonen, Wearables, Unterhaltungselektronik, medizinischen Produkten wie Hörgeräten und Body Area Networks, Spielzeugen, Haushaltsgeräten, Autos, Industrieanlagen und Geräten des Internet der Dinge verwendet. Ausschlaggebend ist jeweils der schnelle Datenzugriff.

In etwa den 1980er Jahren verwendeten Mikroprozessoren externe SRAMs als Arbeitsspeicher, weil sie keinen integrierten Arbeitsspeicher besaßen. Typische Bausteine waren 5101, der noch zu vier Bit als Nibble organisiert war, sowie 6116 und 6264.

SRAM kann mit einer kleinen Pufferbatterie Daten ohne dauerhafte Stromversorgung bis zu einigen Jahren sichern. Da der Stromverbrauch ohne Speicherzugriffe im Bereich einiger nA liegt, genügt dafür gegebenenfalls auch ein Kondensator. Ein Beispiel ist CMOS-RAM zur Speicherung von BIOS-Einstellungen in PCs. SRAM mit meist lithiumbasierter Pufferbatterie ist dann eine Form von NVRAM (non-volatile random-access memory, nicht-flüchtiger RAM); die Batterie kann in das Chipgehäuse integriert sein.