Das Video kommt von YouTube: erst beim Abspielen verbindet sich die Seite mit YouTube (Google).
Harvard-Architektur: Überlappende Befehlsausführung
Das Wichtigste aus dem Video
Tipp auf eine Zeit – das Video springt genau dorthin.
Transkriptautomatisch erstellt · 35 Zeilen
- wandeln wir doch jetzt unsere architektur in eine hase architektur wir wissen bei der h wird architektur haben wir einen getrennten speicher für
- programme und daten und wir schauen uns wieder eine überlappende befehls hausführung an als ressource für den instruction set schnäbeln wir einen
- instruction cash und wir haben ja einen ganz normalen befüllt zyklus mit einem etwas längeren op rannten fed auf dem hauptspeicher
- einer kurzen execute phase mit einem operator das instruction fetsch kann jetzt mit der hauptspeicher phase überlappen weil wir greifen ja auf die
- ressource das instruction cash zu engagieren stettens instruction caches auch einen zwei getrennten speicher für die befehle annehmen und wir erkennen
- jetzt ganz deutlich wie diese trennung der speicher schon einen wesentlichen durch satzgewinnen bringen und wir können jetzt schon erkennen der
- instruction cash zugriff und der zugriff auf den hauptspeicher die können jetzt überlappen wenn wir jetzt einen weiteren befehl haben jetzt
- wieder mit einem längeren op rannten vetsch und einer längeren execute phase zum beispiel bei einem multiplikation befehl zweier längerer fließkomma zahlen
- aber wir sehen jetzt instruction fetsch auf dem instruction cash beschleunigt das ganze nur in diesem schritt jetzt wird die ausführung des vierten befehls
- verzögert weil wir einen ziemlich langen hauptspeicher zugriff haben und eben diesen zugriff erst abwarten können wir auf den registern mit dem opera nnten
- fallschirm nächsten befehl weiterarbeiten kann und da erkennt man jetzt das ganze dilemma an der sache also wir kriegen
- zwar schon einen wesentlichen kompakteren zugriff auf die speicher hin aber das holen von opera nnten aus einem festen teil des hauptspeichers führt
- immer zu einer daten verzögerung also überlegen wir uns doch wir holen die opera nnten gar nicht mehr aus dem hauptspeicher sondern ändern unsere
- architektur in eine universelle register architektur und haben jetzt spezielle befehle also wir haben eine lovestory architektur zum zugriff auf den
- hauptspeicher und die meisten befehle arbeiten gar nicht mehr auf den hauptspeicher und wir gucken uns jetzt einfach mal anders passiert also
- instruction fetsch instruction dicota branch findet jetzt immer ausschließlich auf dem register fall statt jetzt haben wir es zb mit einem not
- befehl zu tun da müssen wir dann noch mal auf den speicher zugreifen und dann laden wir das datum aus dem speicher im register
- satz mit dem apple store der nächste befehl der geht jetzt schon wesentlich zügiger auch hier vielleicht ein speicherzugriff jetzt können wir
- nicht gleichzeitig auf den speicher zugreifen und wieder das ablegen des datums übrigens dass hainard genetischer befehl jetzt zum beispiel eine
- multiplikation mit einer etwas längeren ausführungszeit auf der halle kann jetzt schon massiv überlappen weil wir gar nicht mehr auf den speicher zugreifen
- müssen und wir können jetzt schon erkennen wie die überlappung wesentlich kompakter wird einfach dadurch dass wir richtet haben bei jedem befehl auf den
- hauptspeicher zuzugreifen sondern wir haben jetzt einfach gesagt wir haben nur bestimmte befehle nämlich lobt und store mit denen wir auf den
- hauptspeicher zugreifen und wenn man sich das jetzt mal vergleicht man hat immer noch eine art architektur aber dadurch dass das operativ fast
- ausschließlich auf dem register führt stattfindet eine wesentlich kompaktere ausführung als wenn wir eine zwei address maschine vorliegen haben die
- eine längere zugriffszeit auf den speicher wort haben wir jetzt in homogene befehls hasen also der zugriff auf den speicher dauert noch immer
- unterschiedlich lang und man kann erkennen dadurch ergeben sich massive löcher in unserer ausführung unser bestreben
- sollte es daher sein eine homogene befehls phasen zu haben das heißt jede einzelne phase des befehls ist gleich lang und jetzt schauen wir einfach mal
- was passiert wenn die alle gleich lang sind und da sollte man mal ganz explizit auf den durchsatz der maschine achten also wir führen jetzt sogar phasen aus
- die wir normalerweise gar nicht brauchen wie der speicherzugriff in der memory phase aber jetzt haben wir den durchsatz massiv erhöht nur dadurch dass wir die
- die einzelnen phasen gleich lang haben der mir natürlich eine sehr kurze phase angenommen aber die reduktion der adressierung smaghi und die reduktion
- auf ein lot und 1 tor befehl führt zu einem wesentlich höheren befiehlt durchsatz als wenn wir das gleiche prinzip anwenden bei in umgehen befehls
- phasen und jetzt sehen wir ganz deutlich zwei adressen und jetzt sind jetzt ganz deutlich den unterschied zwischen den zwei address
- maschinen den drei address maschinen und der lodestone architektur im hinblick auf eine überlappende befehls ausführung man kann jetzt natürlich den schluss
- ziehen es bietet sich an bei überlappender befehls ausführungen auch immer homogene befehls phasen anzustreben bzw eine lot der architektur
- zu haben
Zum Nachlesen
Harvard-ArchitekturDie Harvard-Architektur bezeichnet in der Informatik ein Schaltungskonzept, bei dem der Befehlsspeicher logisch und physisch vom Datenspeicher getrennt ist.
Von-Neumann-ZyklusDer Von-Neumann-Zyklus bezeichnet in der Technischen Informatik einen Prozess bei der Befehlsverarbeitung in einem klassischen Von-Neumann-Rechner.
ProzessorAufbau und Funktionale Einheiten · Hauptprozessor (CPU) und Mehrprozessorkerne · Steuer- bzw. Leitwerk · Rechenwerk und Register · Datenleitungen · Caches und MMU.
Pipeline (Prozessor)Die Pipeline (auch Befehls-Pipeline oder Prozessor-Pipeline) bezeichnet bei Mikroprozessoren eine Art „Fließband“, mit dem die Abarbeitung der …