Interrupt erklärt: Ablauf, IRQ und sichere ISR

Normalerweise arbeitet die CPU ein Programm Befehl für Befehl ab. Ein Interrupt unterbricht das kurzfristig, um einen in der Regel kurzen, aber zeitlich kritischen Vorgang abzuarbeiten. Das Wort kommt vom englischen „to interrupt“, also unterbrechen.

Drei Begriffe gehören dazu, und sie meinen verschiedene Dinge. Der IRQ (Interrupt Request, Unterbrechungsanforderung) ist das auslösende Ereignis. Danach führt der Prozessor eine Unterbrechungsroutine aus, kurz ISR (Interrupt Service Routine). Ein Beispiel: Die Festplatte meldet sich, wenn die zuvor angeforderten Daten gelesen wurden und zur Abholung bereitstehen.

Hardware-Interrupts werden durch asynchrone externe Ereignisse ausgelöst. Asynchron heißt: Das laufende Programm wird nicht an immer der gleichen Stelle unterbrochen. Bei vielen Prozessoren kann ein Interrupt auch vom Programmcode selbst kommen, und zwar mit einem Maschinenbefehl („INT nn“). Das ist ein Software-Interrupt. Er ist eher mit einem Unterprogramm-Aufruf vergleichbar.

Das Gerät muss interruptfähig sein: Bei einem bestimmten Ereignis erzeugt es über die Interrupt-Leitung ein Ausgangssignal. Mehrere Geräte hängen oft an einem Interrupt-Controller. Das ist ein Baustein, der mehrere Interrupt-Eingänge zu einem Signal zusammenführt.

Schritt 1: Solange der Interrupteingang der CPU oder der einzelne Interrupt im Interrupt-Controller maskiert (gesperrt) ist, passiert nichts weiter. Anforderungen werden nur nach Ablauf der gerade laufenden Instruktion akzeptiert. Normalerweise bleiben sie bestehen, bis sie akzeptiert werden.

Schritt 2: Der Interrupt-Controller bestimmt den Interruptvektor des IRQs mit der höchsten Priorität, der nicht maskiert ist. Schritt 3: Die CPU akzeptiert die Anforderung und führt den Interruptzyklus durch. Je nach CPU liest sie dabei den Interruptvektor vom Datenbus. Danach wird der Interrupteingang automatisch maskiert, damit nicht beliebig viele geschachtelte Interruptsequenzen auftreten und den Stack überlaufen lassen.

Schritt 4: Im Interruptzyklus wird der alte Befehlszählerstand auf dem Stack gespeichert, einem Speicherbereich für Zwischenwerte. Bei einigen Architekturen gilt das auch für das Statusregister. Der neue Befehlszählerstand wird aus bestimmten Speicherstellen oder aus einer Interrupttabelle gelesen.

Schritt 5: Die ISR startet. Sie muss zunächst die Inhalte aller Register, die sie selbst benutzen wird, auf den Stack kopieren. Register sind Speicherplätze in der CPU. Schritt 6: Die eigentliche Behandlung läuft ab. Vor oder während der ISR wird die bearbeitete Anforderung gelöscht, damit sie nicht erneut ausgelöst wird.

Schritt 7: Die ISR stellt alle von ihr gesicherten Register wieder her. Schritt 8: Der Rücksprung (RTI) holt den alten Befehlszähler vom Stack zurück. Das Programm steht dann wieder da wie vor der Unterbrechung, so als wäre nichts gewesen.

Es gibt zwei Wege, wie die CPU erfährt, dass ein Gerät etwas will. Beim Polling fragt sie in regelmäßigen, kurzen Abständen bei jedem Gerät nach, ob ein Ereignis eingetreten ist. Bei der Interruptsteuerung meldet sich das Gerät von selbst mit einem IRQ.

Polling ist einfacher und braucht keine zusätzliche Hardware. Es ist aber sehr viel ineffizienter als Interrupts, weil es die CPU viel stärker in Anspruch nimmt. Eine naive Polling-Lösung kann die Systemlast sogar auf 100 % treiben. Außerdem hängt die Reaktionsgeschwindigkeit davon ab, wie viel Zeit zwischen den Abfragen vergeht. Das kann kritisch sein, wenn sofort reagiert werden muss. Bei Multitasking-Betriebssystemen ist Polling als alleinige Methode nicht möglich.

Bei Interrupts kann sich die CPU mit voller Leistung einer Anwendung widmen und wird nur kurz unterbrochen. Selbst bei sehr schnellem Schreiben kann die CPU viele Millionen von Befehlen zwischen zwei Tastenbetätigungen ausführen. Millionen Male nachzusehen, ob es etwas Neues von der Tastatur gibt, wäre „unwirtschaftlich“. Dafür ist die Behandlung von Interrupts erheblich schwieriger zu programmieren. Mehrere Ereignisse können gleichzeitig eintreten, deshalb müssen Prioritäten gesetzt werden.

Polling kann trotzdem sinnvoll sein. Das gilt zum Beispiel bei einer sehr schnellen Abfrage, die binnen Mikrosekunden den gewünschten Zustand erreicht. Es gilt auch, wenn ohnehin eine zyklische Aktivität läuft, in der das Polling stattfinden kann.

Maskierung heißt: Die CPU ignoriert Unterbrechungsanforderungen zeitweise. Das kann zum Beispiel nötig sein, wenn gerade ein anderer Interrupt behandelt wird. Maskiert werden können alle Interrupts bis auf die nicht maskierbaren Interrupts (NMI). Die sind für spezielle Fälle gedacht, etwa Stromausfall oder Hardwarefehler. Der INTR-Eingang der CPU lässt sich dagegen sperren. Meist wird er nur für eine sehr kurze Zeit gesperrt, damit die CPU in kritischen Phasen nicht durch einen weiteren Interrupt gestört wird. Eine gesperrte Anforderung bleibt normalerweise bestehen, bis sie akzeptiert wird.

Treffen mehrere IRQs gleichzeitig ein, wählt der Interrupt-Controller den wichtigsten aus, der nicht maskiert ist. Die anderen werden im Anschluss bearbeitet. Beim 8259, einem Interrupt-Controller mit 8 Eingängen, hat im Normalfall der Eingang 0 die höchste und der Eingang 7 die niedrigste Priorität.

Die ISR hat drei Pflichten. Erstens sichert sie die Register, die sie selbst benutzen wird, auf dem Stack. Sonst können die Daten des unterbrochenen Programms nicht wiederhergestellt werden. Machst du dabei Fehler, führt das zu zufälligen Fehlerauswirkungen in fremden Programmen, die nur schwer zu verfolgen sind. Zweitens stellt sie am Ende alle gesicherten Register wieder her. Ob das Statusregister die CPU automatisch sichert oder die ISR, hängt von der Architektur ab.

Drittens muss die bearbeitete Anforderung (IRQ) vor oder während der ISR gelöscht werden, damit sie nicht erneut ausgelöst wird. Bei Intel(=PC)-kompatiblen Architekturen geschieht das durch Input/Output-Instruktionen in der Routine. Die Maskierung innerhalb einer ISR aufzuheben, ist nur mit besonderen Softwarekonzepten erlaubt. Sonst kann ein fremder Interrupt dazwischenfunken, oder derselbe Interrupt kann erneut eintreten, bevor die ISR fertig ist.